PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-240664

(43) Date of publication of application: 12.09.1995

(51)Int.Cl.

H03H 11/12

(21)Application number: 06-028674

(71)Applicant: FUJITSU LTD

(22)Date of filing:


28.02.1994

(72)Inventor: TSUYAMA ISAO

(54) ANALOG FILTER

(57)Abstract:

PURPOSE: To provide an analog filter with high versatile applicability which is capable of coping with various kinds of forms of analog signal processing, regarding an analog filter. CONSTITUTION: This filter is composed of a first voltage gain variable means 200 inverting the phase of the output voltage Vout of a second variable voltage/current conversion ratio integration means, adding the voltage to input voltage Vin, amplifying the voltage by a variable voltage gain and outputting the voltage, a first variable voltage/current conversion ratio integration means 300 integrating and outputting the current into which the output voltage of the first variable voltage gain means is converted by a variable voltage/current conversion ratio after the conversion is performed, a second variable voltage gain means 600 inverting the phase of the output voltage Vout of the second variable voltage/current conversion ratio integration means, adding the voltage to the output of the first variable voltage/current conversion ratio integration means, amplifying the voltage by variable voltage gain and outputting the voltage and a second variable voltage/current conversion ratio integration means 700



integrating and outputting the current into which the output voltage of the second variable voltage gain means is converted by the variable voltage/current conversion ratio after the conversion is performed.

LEGAL STATUS

[Date of request for examination]

14.01.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

3232856

[Date of registration]

21.09.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

21.09.2004

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-240664

(43)公開日 平成7年(1995)9月12日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

HO3H 11/12

A 8628-5 J

審査請求 未請求 請求項の数4 OL (全 11 頁)

(21)出願番号

特顯平6-28674

(22)出願日

平成6年(1994)2月28日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 津山 功

栃木県小山市城東3丁目28番1号 富士通

ディジタル・テクノロジ株式会社内


(74)代理人 弁理士 井桁 貞一

(54) 【発明の名称】 アナログフィルタ

(57)【要約】

【目的】 アナログフィルタに関し、アナログ信号処理 の様々な形態に対応できる、汎用性の高いアナログフィ ルタを提供することを目的とする。

【構成】 第2の電圧/電流変換率可変型積分手段の出力電圧Vout の位相を反転させ入力電圧Vinに加算し、可変可能な電圧利得により増幅して出力する第1の電圧利得可変手段200 と、可変可能な電圧/電流変換率により第1の電圧利得可変手段の出力電圧を電流に変換後、積分して出力する第1の電圧/電流変換率可変型積分手段の出力電圧を可変型積分手段の出力を加算し、可変可能な電圧利得により増幅して出力する第2の電圧利得可変手段600と、可変可能な電圧/電流変換率により該第2の電圧利得可変手段の出力を加算し、可変可能な電圧利得により増幅して出力する第2の電圧利得可変手段の出力電圧を電流に変換後、積分して出力する第2の電圧/電流変換率可変型積分手段700とで構成する。



1

【特許請求の範囲】

【請求項1】 BIQUAD (バイカッド) 回路を使用するアナログフィルタであって、

該BIQUAD回路は、

後述する第2の電圧/電流変換率可変型積分手段の出力からフィードバックされた電圧 (Vout)の位相を反転させ入力電圧 (Vin) に加算し、加算値を可変可能な電圧利得により増幅して出力する第1の電圧利得可変手段(200) と、

可変可能な電圧/電流変換率により該第1の電圧利得可変手段の出力電圧を電流に変換後、積分して出力する第1の電圧/電流変換率可変型積分手段(300)と、該第2の電圧/電流変換率可変型積分手段の出力からフィードバックされた電圧(Vout)の位相を反転させ、該第1の電圧/電流変換率可変型積分手段の出力と加算し、加算値を可変可能な電圧利得により増幅して出力する第2の電圧利得可変手段(600)と、

可変可能な電圧/電流変換率により該第2の電圧利得可 変手段の出力電圧を電流に変換後、積分して出力する第 2の電圧/電流変換率可変型積分手段(700)とからなる 20 ことを特徴とするアナログフィルタ。

【請求項2】 前記第1の電圧/電流変換率可変型積分 手段および第2の電圧/電流変換率可変型積分手段は、 それぞれコンデンサと抵抗と演算増幅器とからなる積分 手段であることを特徴とする請求項1記載のアナログフィルタ。

【請求項3】 請求項1記載のアナログフィルタにおいて.

前記第1の電圧利得可変手段への入力電圧を分岐して入力し、可変可能な電圧利得(K)により増幅して正および負の信号を出力する第3の電圧利得可変手段(400)と、外部からの切替え信号により該第3の電圧利得可変手段の出力のうち一方を選択出力するスイッチ手段(500)とを設け、

該スイッチ手段により選択された該第3の電圧利得可変 手段の出力を前記第2の電圧/電流変換率可変型積分手 段の出力に加算する構成としたことを特徴とする請求項 1記載のアナログフィルタ。

【請求項4】 前記請求項1に記載のBIQUAD回路と前記請求項3に記載の第3の電圧利得可変手段、及び 40 スイッチ手段とで構成されるアナログフィルタを2個並列にして差動動作させる構成としたことを特徴とするアナログフィルタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は波形等化などの信号処理 値を可変可能な電圧利得によるであるところのアナログフィルタに関するもので 電圧利得可変手段600 と、可能な電圧利得可変手段600 と、可能な適信、情報機器いずれの分野においても、処理す により該第2の電圧利得可変 後後、積分して出力する第2000 をでき信号の速度は増加の一途をたどり、まだまだディジ 接後、積分して出力する第2000 をで構成する。

ナログにおいていかにうまく信号処理を行うことができるかが、装置性能の決め手になっていると言っても過言ではない。本発明は、アナログ信号処理の様々な形態に対応できる、汎用性の高いアナログフィルタを提供するものである。

[0002]

【従来の技術】従来のアナログフィルタは、ディスクリート部品によるパッシブフィルタか、もしくはCMOS技術を応用したスイッチドキャパシタ(SC)フィルタが主流であった。前者は高速化には適するが、コイル等を有するため実装空間を要し、高価であるとともに可変調整には不可能に近いものがある。後者はIC化が可能であり広く用いられているが、一般に処理速度が遅く、また高速なサンプリングクロックを必要とするため、

(雑音の防止のため)他のアナログ回路との分離技術に 一考を要する。

【0003】また、図12に示すように、損失をもつ積分器17、逆相積分器18、逆相増幅器19により構成され、双2次伝達関数を実現したBIQUAD (バイカッド)回路がある。特に電圧/電流変換手段を用いたBIQUAD D回路は、スイッチドキャパシタを用いたBIQUAD 回路よりもはるかに高速であり、磁気記録の分野で広く用いられているが、あくまで特定用途向けである。

[0004]

【発明が解決しようとする課題】前述したように従来の BIQUAD回路によるアナログフィルタはあくまで特 定用途向けであった。

【0005】したがって本発明は、アナログ信号処理の 様々な形態に対応できる、汎用性の高いアナログフィル タを提供することを目的とする。

[0006]

【課題を解決するための手段】上記問題点は図1に示す 回路の構成によって解決される。即ち図1において、

(請求項1) BIQUAD (バイカッド) 回路を使用 するアナログフィルタであって、該BIQUAD回路 を、後述する第2の電圧/電流変換率可変型積分手段の 出力からフィードバックされた電圧 Vout の位相を反転 させ入力電圧Vinに加算し、加算値を可変可能な電圧利 得により増幅して出力する第1の電圧利得可変手段200 と、可変可能な電圧/電流変換率により該第1の電圧利 得可変手段の出力電圧を電流に変換後、積分して出力す る第1の電圧/電流変換率可変型積分手段300 と、該第 2の電圧/電流変換率可変型積分手段の出力からフィー ドバックされた電圧Vout の位相を反転させ、該第1の 電圧/電流変換率可変型積分手段の出力と加算し、加算 値を可変可能な電圧利得により増幅して出力する第2の 電圧利得可変手段600 と、可変可能な電圧/電流変換率 により該第2の電圧利得可変手段の出力電圧を電流に変 換後、積分して出力する第2の電圧/電流変換率可変型

【0007】(請求項2) 前記第1の電圧/電流変換 率可変型積分手段および第2の電圧/電流変換率可変型 積分手段を、それぞれコンデンサと抵抗と演算増幅器と からなる積分手段で置き換えた構成とする。

【0008】(請求項3) 請求項1記載のアナログフ ィルタにおいて、前記第1の電圧利得可変手段への入力 電圧を分岐して入力し、可変可能な電圧利得Kにより増 幅して正および負の信号を出力する第3の電圧利得可変 手段400と、外部からの切替え信号により該第3の電圧 利得可変手段の出力のうち一方を選択出力するスイッチ 10 手段500 とを設け、該スイッチ手段により選択された該 第3の電圧利得可変手段の出力を前記第2の電圧/電流 変換率可変型積分手段の出力に加算する構成とする。

【0009】 (請求項4) 前記請求項1に記載のBI* Vout ± K V in

*QUAD回路と前記請求項3に記載の第3の電圧利得可 変手段、及びスイッチ手段とで構成されるアナログフィ ルタを2個並列にして差動動作させるように構成する。

[0010]

【作用】図1において、第1の電圧利得可変手段への入 力電圧をVin、第1、第2、及び第3の電圧利得可変手 、段の利得をそれぞれG、、G2、K、第1及び第2の電 圧/電流変換率可変型積分手段の変換率をそれぞれgm □ 、g m₂ 、第1及び第2の電圧/電流変換率可変型積 分手段の積分用の容量を C、第2の電圧/電流変換率可 変型積分手段の出力電圧をVout とすると、第2の電圧 /電流変換率可変型積分手段の出力は、

[0011] 【数1】

$$= \frac{g m_1}{S C} G_2 \left\{ \frac{g m_1}{S C} G_1 \left(V in - V out \right) - V out \right\}$$

【0012】となり、Vin、Vout でそれぞれまとめる 20%【0013】

$$(1 + \frac{g m_2}{SC}G_2 + \frac{g m_1}{SC}G_1 \cdot \frac{g m_2}{SC}G_2) \text{ Vout}$$

$$= (\frac{g m_1}{SC}G_1 \cdot \frac{g m_2}{SC}G_2 \pm K) \text{ Vin}$$

【0014】となる。したがって伝達関数T(S)は、 [0015]

$$T(S) = \frac{V out}{V in}$$

$$= \frac{\frac{g m_1 g m_2}{C^2} G_1 G_2 \pm K \cdot S^2}{S^2 + \frac{g m_2}{C} G_2 S_1 + \frac{g m_1 g m_2}{C^2} G_1 G_2}$$

【0016】と求められる。ここで、 $S = j \omega$ 、 $\omega = 2$ π f 、 f は周波数である。上式の分子多項式のKが+の 40 とき、帯域阻止型、一のとき高域強調型、またK=0の とき低域通過型となり、それぞれスイッチ手段の切り替 え状態によって決められる。この結果、アナログ信号処 理の様々な形態に対応することができる。

【0017】さらに、第1および第2の電圧/電流変換 率可変型積分手段と第1、第2および第3の電圧利得可 変手段を用い、電圧/電流変換率および電圧利得を任意 に可変することにより、フィルタの伝達関数を自由に作 りだすことができ、これまで以上に広い調整範囲を確保 することが可能となる。

[0018]

【実施例】図2は本発明の実施例のBIQUAD回路の 構成図である。同図において、2-1 、2-2 、4-1 、4-2 、6-1、6-2 は電圧増幅器、3-1、3-2、7-1、7-2は 電圧/電流変換器、1、8はバッファ、5-1、5-2はス イッチであり、電圧増幅器2-1、6-1と電圧/電流変換 器3-1、7-1及びコンデンサCで構成される回路で一つ のBIQUAD回路 9 を構成し、電圧増幅器2-2 、6-2 と電圧/電流変換器3-2 、7-2 及びコンデンサCで構成 される回路でもう一つのBIQUAD回路10を構成して いる。そして、これら2個のBIQUAD回路9、10が 50 差動で動作する構成になっている。

める。電圧増幅器2-1 の+入力電圧をVin、電圧/電流 7-1のコンダクタンスをgm。とすると、 変換器7-1の出力電圧をVout、電圧増幅器2-1 の利得を 【0020】 G.、電圧/電流変換器3-1のコンダクタンスをg * 【数4】

【0019】まず上記BIQUAD回路の伝達関数を求 * m.、電圧増幅器6-1 の利得をG。、電圧/電流変換器

(1)

Vout ± K V in

$$= \frac{g m_b}{S C} G_b \cdot \left\{ \frac{g m_a}{S C} G_b \cdot \left\{ \frac{g m_a}{S C} \right\} \right\}$$

【0021】となる。Vin、Vout でそれぞれまとめる ※【0022】

【0023】したがって伝達関数T(S)は(2)式か ★【0024】

$$(1 + \frac{g m_b}{SC} G_b + \frac{g m_a}{SC} G_b + \frac{g m_b}{SC} G_b) \text{ Vout}$$

$$= (\frac{g m_b}{SC} G_b + \frac{g m_b}{SC} G_b \pm K) \text{ Vin}$$

$$= (2)$$

5

$$T (S) = \frac{Vout}{Vin}$$

$$= \frac{g \, m_{\, b} \, g \, m_{\, b}}{C^{2}} \, G_{\, b} \, G_{\, b} \, \pm K \cdot S^{2}$$

$$= \frac{g \, m_{\, b} \, g \, m_{\, b}}{C} \, G_{\, b} \, S + \frac{g \, m_{\, b} \, g \, m_{\, b}}{C^{2}} \, G_{\, c} \, G_{\, b}$$

$$= \frac{(3)}{C}$$

【数6】

 $\omega = 2\pi f$ 、fは周波数である。(3)式より、アクテ

【0025】と求められる。ここで、S=jωであり、

[0026]

☆Q(選択度)はそれぞれ次式で与えられる。

【数7】 ィブフィルタのパラメータω。(共振角周波数) および☆

$$\omega_{\bullet} = \frac{(g m_a g m_b G_a G_b)^{1/2}}{C} \qquad (4)$$

$$Q = \left[\frac{g \, m \cdot G \cdot G}{g \, m \cdot G}\right]^{1/2} \qquad (5)$$

【0027】(3)式において、分子多項式のKの符号 が十のとき帯域阻止型、一のとき高域強調型、またK= 0のとき低域通過型となり、それぞれスイッチ5-1、5-2の切り替え状態によって決められる。帯域阻止型およ び高域強調型の場合のT(jω)の周波数特性をそれぞ れ図3の(a) および(b)に示す。同図において、 ω_n 、 ω 。は共振角周波数、Q。は高域強調型の場合の選択度を 表す。

【0028】まず、必要なQ値を得るために、gmの 比、Gの比を決め、しかる後ω。の絶対値を合わせるこ とにより、伝達関数を任意に操作できる。尚、BIQU AD回路には図4に示す(1)及び(2)の2つのタイプが考 えられるが、ここで各タイプのS/N (信号/雑音比) について検討する。各タイプの回路において、通過帯域 内においてコンデンサの値を無視できると仮定すると、 50 電圧/電流変換器は高利得Aの電圧増幅器であると考え

ることができ、BIQUAD回路の各タイプはそれぞれ 図5に示すモデルで表すことができる。

*仮定した場合の、出力Vout におけるS/Nを求める。 [0030]

【数8】

【0029】図5において、タイプ(1)について、各電

圧/電流変換器の入力部に雑音n.、n。が混入したと *

$$Va = Vin - Vout - A \cdot Va + n$$

$$Vb = A \cdot Va + n_b$$

$$Vout = A \cdot Vb$$

【0031】となり、Va、Vb を消去してVout につ 10※【0032】 いてまとめると、

Vout =
$$\frac{A^{2}}{1 + A + A^{2}} \quad (V \text{ in} + n \cdot) + \frac{A (1 + A)}{1 + A + A^{2}} n \cdot$$

$$= \frac{V \text{ in} + n \cdot}{1 + A^{2}} + \frac{n \cdot}{A + A^{2}} + 1$$

公

(9)

【0033】となる。A≥1であるから、Vout は次式 ★【0034】 のようになる。

☆【0036】

$$Vout = Vin + n + n$$

(10)

【0035】したがってタイプ(1)の、出力におけるS /Nは次式のようになる。

$$\left\{\frac{S}{N}\right\}_{A} = \frac{V \text{ in}}{n_{+} + n_{+}}$$

【数11】

【0037】タイプ(2)のBIQUAD回路についても ◆【0038】 同様にして求めることができ、以下の式が成り立つ。 ◆

【数12】

Va = Vin - Vout + n

$$------(12)$$

$$Vb = A \cdot Va - Vout + n_b$$

$$\overline{\hspace{1cm}} (13)$$

$$Vout = A \cdot Vb$$

【0039】となり、Va、Vb を消去してVout につ *【0040】 *40 【数13】 いてまとめると、

Vout =
$$\frac{A^2}{1 + A + A^2}$$
 (Vin+n.) + $\frac{A}{1 + A + A^2}$ n.
= $\frac{V in + n.}{1 + A^2}$ + $\frac{n.}{A}$ + $\frac{1}{A}$ + 1 + A

(15)

【0041】となる。A≥1であるから、Vout は次式 *【0042】 のようになる。 【数14】

$$Vout = V in + n + \frac{n_b}{A}$$
 (16)

(6)

【0043】したがってタイプ(2)の、出力におけるS /Nは次式のようになる。

$$\left\{\frac{S}{N}\right\}_{B} = \frac{V \text{ in}}{n_{A}}$$

$$n_{A} + \frac{n_{b}}{A}$$

% 【0044】 【数15】

(17)

【0045】(11)式と(17)式とを比較して分かるよ うに、タイプ(2)の方は後段の入力に混入されたノイズ 成分n。が、電圧/電流変換器の電圧利得分だけ抑圧さ れている。このことからBIQUAD回路の雑音特性に ついては、タイプ(1)よりもタイプ(2)の方が優れている と言える。前述した図2に示す本発明の実施例では以上 の結果を使用した。

【0046】図6は図2の電圧/電流変換器3-1(3-2)、 7-1 (7-2) の代わりにそれぞれ演算増幅器11、12を用いた 場合のBIQUAD回路の実施例の構成図である。この 場合、可変パラメータは電圧増幅器2、6の利得

(G。、G。) だけとなり、回路もT (S) の分子のS の部分が0の全極型となって、速度も演算増幅器を使用 しているため図2の場合に比べて劣るが、例えば抵抗R をCMOSを使用したスイッチトキャパシタに置き換え れば、図2におけるgm。、gm。を可変するのと同様 の効果が期待できる。

$$G 1 = \frac{\Gamma_{\text{orof}}}{R_{\text{E}}},$$

★【0047】図7は本発明の実施例のアナログフィルタ 全体の回路構成図である。同図に示すように、図2に示 すBIQUAD回路を複数個縦続に接続することにより フィルタのカットオフ特性を急峻なものとすることがで き、用途に応じて任意に個数を選択できる。また、使用 しないBIQUAD回路は電源供給をオフさせることに より、省エネ化を図ることもできる。

【0048】図8は実施例におけるK値設定回路の構成 20 図である。K値設定回路は、Kの基準値を決めるための アナログの差動増幅器14と、Kの可変部分を決める2個 の差動増幅器からなる回路15と、該2個の差動増幅器の いずれかを選択するためのスイッチ回路16とで構成され る。

【0049】前段の差動増幅器14の電圧利得G1は、負 荷としてのダイオードDの内部抵抗をrece とすると [0050]

【数16】

【数17】

(18)

【0051】後段の回路15の差動増幅器の利得G2は、 ☆【0052】 エミッタ結合トランジスタの内部抵抗を revar とする と、

$$G 2 = \frac{R_c}{r_{array}} \tag{19}$$

【0053】となる。(18)、(19)式から全体の利得 ◆【0054】 【数18】 G、即ち | K | は

$$G = |K| = G \cdot 1 \cdot G \cdot 2$$

$$= \frac{r_{eref}}{R_E} \cdot \frac{R_C}{r_{ever}} = \frac{R_C}{R_E} \cdot \frac{k T/q \cdot I_{Kref}}{k T/q \cdot I_{Kver}}$$

$$= \frac{R_C}{R_E} \cdot \frac{I_{Kver}}{I_{Kref}} \qquad (20)$$

【0055】となる。ここに、kはボルツマン定数、T kvar は可変電流である。Kの符号はSWの切り換えによ は絶対温度、qは電子の電荷、I kref は基準電流、I 50 り選択できる。

【0056】図9は実施例における電圧利得可変回路の

構成図である。図9の回路構成は基本的には前述した図

8の回路構成と同じであるが、図9には図8のスイッチ・

*の利得Gは次式で与えられる。

[0057]

【数19】

回路16が存在しない。前述したと同様にして図9の回路*
Rc I Gvar
RE I Gree

【0058】ここに、I and は基準電流、I and は可変電流である。図10、図11は実施例における可変電圧/電流変換回路の構成図である。図10はバイポーラトランジ 10スタの場合を示すが、同図の回路構成も前述した図9の回路構成と基本的に同じであり、電圧/電流変換回路の※

$$gm = \frac{1}{R_B} \cdot \frac{I_{Ivar}}{I_{Iref}}$$

【0060】と求められる。以上のようにして(3)式の伝達関数を自由に操作できる。また、図11はCMOSトランジスタの場合を示すが、制御電流端子が1個であり、制御電流 I vara(B) に対してg mがリニアに可変できない。しかし、本発明のように、利得可変の電圧増幅 20器との併用によって、このg mの非線形性を補うことができる。(I vara(B) を固定し、可変パラメータをGのみとする。)

[0061]

【発明の効果】以上説明したように本発明によれば、第3の電圧利得可変手段の出力をスイッチ手段により切り替えることによって、アナログ信号処理の様々な形態に対応することができる。また、第1および第2の電圧/電流変換率可変型積分手段と、第1、第2および第3の電圧利得可変手段を用い、電圧/電流変換率および電圧30利得を任意に可変することにより、フィルタの伝達関数を自由に作りだすことができ、これまで以上に広い調整範囲を確保することが可能となる。同時に、コンデンサの容量値の相対的なバラツキなども、上記手段によって補正できる。

【図面の簡単な説明】

【図1】は本発明の原理図、

【図2】は本発明の実施例のBIQUAD回路の構成図、

※コンダクタンスgmは、IRE F 端子に流れる電流を2 I Irel 、IVAR 端子に流れる電流を3 I Ivar とすると、

[0059]

【数20】

------ (22)

【図3】は実施例におけるT(jω)の周波数特性図、

【図4】は一例のBIQUAD回路の2つのタイプを示す図、

【図5】は図4のBIQUAD回路の各タイプの通過域 モデルを示す図、

【図6】は本発明の別の実施例のBIQUAD回路の構成図、

【図7】は本発明の実施例のアナログフィルタ全体の回路構成図、

【図8】は実施例におけるK値設定回路の構成図、

【図9】は実施例における電圧利得可変回路の構成図、

【図10】は実施例における可変電圧/電流変換回路の構成図(その1)、

【図11】は実施例における可変電圧/電流変換器回路の 構成図(その2)、

【図12】は従来例のBIQUAD回路の構成図である。 【符号の説明】

200 は第1の電圧利得可変手段、

300 は第1の電圧/電流変換率可変型積分手段、

400 は第3の電圧利得可変手段、

500 はスイッチ手段、


600 は第2の電圧利得可変手段、

700 は第2の電圧/電流変換率可変型積分手段を示す。


(21)

12

【図1】 本発明の原理図




【図2】



【図6】

本発明の別の実施例の BIQUAD 回路の構成図



【図3】

実施例における下(jw)の周波教特性図

(2) 带域阻止型






図4の BIQUAD 回路の各タイプの通過域モデルを示図

917(1)の通過域モデル



【図5】

タイプ(2)の通過域モデル



(b) 高域強調型


[dB] T(jw)

20logu(Qb(1+Kb))


W[rad/s]

【図4】

一例のBIQUAD回路の2つのタイプを示す図





【図7】 本発明の実施例のアナログフィルタ全体の回路構成図



【図8】 実施例におけるK値設定回路の構成図

【図9】 実施例における電圧利得可変回路の構成図







【図10】

実施例における可変電圧/電流変換回路の構成図(その1)

(a) バイポーラトランジスタの場合



【図12】 従来例のBIQUAD回路の構成図



【図11】

実施例における可変電圧/電流変換回路の構成図 (その2)

(b) C-MOSTの場合

